Notice
Recent Posts
Recent Comments
Link
- [블로그] 전자과 공대생 블로그(전자회로)
- [블로그] 전자과 공대생(전자기학)
- [블로그] 배고픈 대학원생 (RF 아날로그)
- [블로그] 나라발전 교수님 (아날로그)
- [블로그] 전자과 숩달씨 ( 아날로그 회로 Razavi…
- [VOD] IDEC 아날로그회로 - 고형호 교수님 (충…
- [VOD] IDEC 아날로그회로2
- [VOD] IDEC 아날로그회로3 - 이강윤 교수님(성…
- [VOD] IDEC 아날로그회로 직관적해석 - 심재윤 …
- [VOD] IDEC 아날로그 LNA - 고형호 교수님 …
- [VOD] IDEC 아날로그집적회로 실습
- [VOD] Cadence OPAMP Verificati…
- [VOD] IDEC Full-Custom Flow 교육…
- [VOD] IDEC RF System-유형준 교수님(K…
- [VOD] IDEC 디지털 Cell-based 설계
- [VOD] IDEC PLL
- [VOD] IDEC CentOS 7 (Linux)
- [VOD] Band Gap Reference 정리
- [강의] 회로설계 멘토 삼코치
- [강의] OpAmp > CMFB
- [강의] 변박사님 : OpAmp, Radar
- [강의] PMIC - 박병하 교수님 (유료)
- [강의] 삼코치 -아날로그 회설 직무 (유료)
합법적사기꾼지망생
전자장 Ch13.α 고주파 Oscillator의 설계 주의사항 본문
A2_전자기학 & 전자장/Microwave Engineering - Pozar
전자장 Ch13.α 고주파 Oscillator의 설계 주의사항
평범한 민석이 2023. 8. 26. 16:511. 주요 파라미터
: 고주파에선 Phase noise 보단 발진의 유무부터가 중요하다.(테라헤르츠 영역)
: Pout과 Tunning Range(TR)은 서로 trade off 관계에 놓여있다.
: Fracitonal Tunning Range는 10% 정도면 넓은듯(300GHz대역)(?)
: Output Power가 300GHz에서는 0dBm이상이면 높은듯
: Power Efficiency 3%정도면 무난무난하고 (@ 300GHz), ㅇ
2. Topology
(1) Conventional : CE cross copuled Pair(negative Gm at above 200GHz)
: 이를 개선하기위해 Cascode구조를 사용하기도함
(2) Conventional : Colpitts
: 이를 개선하기위해서 Negative Resistance가 크면 클수록 높은 VCO Power을 뽑아낼수 있다. 그래서 passive 소자들의 값을조정해서 Power을 조정할 수 있다.
3. 공정 별 f max
Teledyne 250nm 공정 사용(M3 gnd, M1 signal line 사용 - inverted microstripline)
Teledyne 130nm 공정의 fmax가 250nm보다 더 높다.
'A2_전자기학 & 전자장 > Microwave Engineering - Pozar' 카테고리의 다른 글
전자장 자체 정리 PPT (0) | 2023.09.22 |
---|---|
전자장 Ch04.2 Parameters(Z-Parameter, Y-Parameter, H-Parameter, G-Parameter, T-Parameter, S-Parameter, ABCD-Parameter) (2) | 2023.09.01 |
전자장 Ch13.3 Oscillator의 Ouput Power을 높이는 방법 (0) | 2023.08.26 |
전자장 Ch12.1+α : 증폭기 설계 Flow + Psat을 높이는 방법 (0) | 2023.08.18 |
전자장 Ch08. RF Filter 분석 및 설계 (0) | 2023.08.18 |
Comments