합법적사기꾼지망생

보호되어 있는 글입니다.

카카오톡Office디스크 설정교보 ebooksteampicpick한컴마크endnoteobsidianremote desktopwslmatlab antigravityVScode + pythonCircuitJS1ryujinx + 동숲cpuz3dpondrive 설정

보호되어 있는 글입니다.

보호되어 있는 글입니다.

보호되어 있는 글입니다.

보호되어 있는 글입니다.

보호되어 있는 글입니다.

Voltage Reflection Coefficient (Zo ∈ Real)※ Current Reflection Coefficient 는 Voltage Reflection Coefficient에 (-1)을 곱한 값이다.Power Reflection Coefficient (Generalized Reflection Coefficient)Proof.1. 정의2. 특징 3. 증명 식(1.4.7), (1.4.8) 과 유사한 linear transformation에 의해 power wave 2개를 구할 수 있음 ... (1.7.1),(1.7.2)식 incident power, reflected power의 특징generalized reflection coefficient (power reflection coeffi..

보호되어 있는 글입니다.

1. vsin (vsource X) 과 cap을 이용해서 input/ output 표기 (opamp는 사전에 5TR amp로 설계) 2. AC simulation setup 3. Input(Differenetial Net) / Output 선택해서 Voltage Swing 분석 4. AC > Open Loop 의 gain / phase 분석5.

보호되어 있는 글입니다.

보호되어 있는 글입니다.

시뮬 결과가 서로 다르다면 대부분 EMX 의 내부 global gnd를 접지시키지 않아서 생기는 문제이다.

U_Z = ((mag((Z12 - Z21)) * mag((Z12 - Z21))) / (4 * ((reZ11 * reZ22) - (reZ12 * reZ21))))U_Z_dB = 10*log10(U_Z)

보호되어 있는 글입니다.

1. nothing in layout 에러 발생 원인multi finger 소자(pfet, nfet 등)의 pin 연결이 되다가 만 경우에 4-port 소자인데 다 포트 소자로 인식해서 layout file을 extraction 도중 오류가 발생(netlist 오류)2. 만약 1번원인이 아닌경우lvs result 파일 중에서 ~.lvs.report.ext 파일이 있다. 여기에 무엇이 원인인지 나와있다.만약 아무런 lvs 도중 오류가 없었다면 아래처럼 17 번 line까지만 입력되어있을 것이다.3. lvs 돌리기전에 Drain/Source/Gate 잘 연결되었는지 확인하자

보호되어 있는 글입니다.

Psat은 끝없이 올라갈 수 있고 심지어 Psat과 Pout.peak가 다를 수도 있다.그러면 Psat을 어떻게 정의해야할까?일반적으로 PAE가 최대가 되는 지점을 Psat으로 정의한다.

Gain과 IMD3를 측정 (기울기 1 in dB vs. dB scale)OIP3 = Gain + IMD*3/2OP1dB = OIP3 - 9.64 dBPsat = OP1dB + 0.5~6 dB (찍기) IMD, P1dB, IP3 의 이해 IMD, P1dB, IP3 의 이해선형성 지표인 IMD와 P1dB, 그리고 IP3 의 명확한 정의와 실제적 의미를 이해해보도록 하지요. IMD (Intermodulation Distortion ; 혼변조 왜곡) 이제 IM (intermodulation) 현상은 충분히 이해하셨으리라 생각되고www.rfdh.com

보호되어 있는 글입니다.

보호되어 있는 글입니다.

DAC + LPF, ADC, PLL, Image Rejection Filter, VGA 를 포함한 Heterodyne TRX Block Diagram [1] I. Guven, M. Parlak, D. Lederer, and C. De Vleeschouwer, "AI-Driven Integrated Circuit Design: A Survey of Techniques, Challenges, and Opportunities," IEEE Access, vol. 13, pp. 167364-167389, 2025, doi: 10.1109/access.2025.3607865.

팜 네일어택 (팜 스트로크)

보호되어 있는 글입니다.

보호되어 있는 글입니다.

보호되어 있는 글입니다.

스캐매틱이나 심볼 에디터 안에서 shift+X 할때, schematic 이랑 symbol view의 포트 매치를 확인해주는데요, symbol view 열고 세이브체크 할때, schematic view 말고 임의의 스캐매틱 뷰와 매칭 비교 하도록 할 수 있나요? 1. testbench에서 config 추가 (연구실 방법)2. symbol view > 툴바의 메뉴 > check -> cross view -> views to check 의 리스트업된 뷰이름들 추가하거나 빼주시면 될거같네요 (Sedra/Analog 님)

라자비 선생님 책읽는데 Nyquist Plot으로 안정도를 판별하는걸 현실에서 쓰는 경우가 은근 있나용?보데로 안데면 끌고옵니다나이키스트 플랏은 주파수가 가늠하기 힘들어서 잘 안쓰지 않던가요나이키스트가 평면에서 빙글 도는거 맞죠? Bode, Nyquist, Root Locus보데에서 phase, amplitude 가 다 있어서 사실 상위 호환인데 눈으로 인식하는 부분이 다르긴 하죠나이키스트 플랏은 주파수에 따른 phase, mag 를 복소 평면에 그린거고, 뤁 로커스는, 폴이나 제로의 위치를 복소 평면에서, 특정 변수(feedback K)의 변화에 따라 이동하는 궤적 그린거 아니었나요miller compensation 같은거 할때 그려보면 잼나는애 (캡 크기 따라서, 폴 두마리 어케 가는지 )

아날로그로 1이랑 0 다루면 analog mixed signal'Analog mixed signal이면 adc나 serdes쪽을 통칭

보호되어 있는 글입니다.