합법적사기꾼지망생

Voltage Reflection Coefficient (Zo ∈ Real)※ Current Reflection Coefficient 는 Voltage Reflection Coefficient에 (-1)을 곱한 값이다.Power Reflection Coefficient (Generalized Reflection Coefficient)Proof.1. 정의2. 특징 3. 증명 식(1.4.7), (1.4.8) 과 유사한 linear transformation에 의해 power wave 2개를 구할 수 있음 ... (1.7.1),(1.7.2)식 incident power, reflected power의 특징generalized reflection coefficient (power reflection coeffi..

RF Circuit/Microwave Engineering (Pozar, Gonzalez) 2026. 2. 24. 15:47

Cadence > Virtuoso > DC Operating point > Vth, Rout이 안보일 때.

보호되어 있는 글입니다.

Tools/EDA > (Cadence) Virtuoso 2026. 2. 10. 15:53

Virtuoso > AC Simulation > OP-Amp 설계 과정

1. vsin (vsource X) 과 cap을 이용해서 input/ output 표기 (opamp는 사전에 5TR amp로 설계) 2. AC simulation setup 3. Input(Differenetial Net) / Output 선택해서 Voltage Swing 분석 4. AC > Open Loop 의 gain / phase 분석5.

카테고리 없음 2026. 2. 10. 11:19

ADS ) Differential Power 계산 (Harmonic Balance) + dBm 함수의 자주 하는 실수 + P_Probe2

보호되어 있는 글입니다.

Tools/EDA > ADS 2026. 2. 4. 15:10

LDO 설계 흐름

보호되어 있는 글입니다.

Analog Circuit/Razavi - Design-of-Analog-CMOS-IC 2026. 1. 20. 08:41

Cadence > Schematic > 자주하는 실수 : virtuoso(EMX) ≠ ADS ? 반드시 EMX file global ground 접지시킬것!!

시뮬 결과가 서로 다르다면 대부분 EMX 의 내부 global gnd를 접지시키지 않아서 생기는 문제이다.

Tools/EDA > (Cadence) Virtuoso 2026. 1. 7. 13:07

Cadence > Maestro > Mason's U 공식

U_Z = ((mag((Z12 - Z21)) * mag((Z12 - Z21))) / (4 * ((reZ11 * reZ22) - (reZ12 * reZ21))))U_Z_dB = 10*log10(U_Z)

Tools/EDA > (Cadence) Virtuoso 2026. 1. 7. 11:56

전자장 Ch 12.4.2 Distributed Amplifier Design 방법

보호되어 있는 글입니다.

RF Circuit/Microwave Engineering (Pozar, Gonzalez) 2025. 12. 30. 11:50

Cadence > Calibre LVS : Nothing in Layout 에러 해결법

1. nothing in layout 에러 발생 원인multi finger 소자(pfet, nfet 등)의 pin 연결이 되다가 만 경우에 4-port 소자인데 다 포트 소자로 인식해서 layout file을 extraction 도중 오류가 발생(netlist 오류)2. 만약 1번원인이 아닌경우lvs result 파일 중에서 ~.lvs.report.ext 파일이 있다. 여기에 무엇이 원인인지 나와있다.만약 아무런 lvs 도중 오류가 없었다면 아래처럼 17 번 line까지만 입력되어있을 것이다.3. lvs 돌리기전에 Drain/Source/Gate 잘 연결되었는지 확인하자

Tools/EDA > (Cadence) Virtuoso 2025. 12. 24. 15:51

OOK (On-Off Keying) : time diagram 예시

보호되어 있는 글입니다.

Tools/Circuit > TRx System 2025. 12. 22. 08:04

Psat ( Saturation Power ) 의 정의

Psat은 끝없이 올라갈 수 있고 심지어 Psat과 Pout.peak가 다를 수도 있다.그러면 Psat을 어떻게 정의해야할까?일반적으로 PAE가 최대가 되는 지점을 Psat으로 정의한다.

RF Circuit/Microwave Engineering (Pozar, Gonzalez) 2025. 12. 21. 06:20

(중요, 정리) OIP3 (= IP3), OP1dB, Psat 계산 하는 방법

Gain과 IMD3를 측정 (기울기 1 in dB vs. dB scale)OIP3 = Gain + IMD*3/2OP1dB = OIP3 - 9.64 dBPsat = OP1dB + 0.5~6 dB (찍기) IMD, P1dB, IP3 의 이해 IMD, P1dB, IP3 의 이해선형성 지표인 IMD와 P1dB, 그리고 IP3 의 명확한 정의와 실제적 의미를 이해해보도록 하지요. IMD (Intermodulation Distortion ; 혼변조 왜곡) 이제 IM (intermodulation) 현상은 충분히 이해하셨으리라 생각되고www.rfdh.com

RF Circuit/RF Engineering (Razavi. B) 2025. 12. 18. 06:04

전자장 ζ.1. Frequency / Power Enhancement Techniques

보호되어 있는 글입니다.

RF Circuit/Microwave Engineering (Pozar, Gonzalez) 2025. 12. 16. 10:07

IP3 (IMD)의 입력주파수 및 입력전력 크기는 어떻게 시뮬레이션 돌리는가?

보호되어 있는 글입니다.

RF Circuit/RF Engineering (Razavi. B) 2025. 12. 14. 08:09

합법적사기꾼지망생

목록전체 글 (670)

합법적사기꾼지망생

티스토리툴바