Notice
Recent Posts
Recent Comments
Link
«   2026/10   »
일 월 화 수 목 금 토
1 2 3
4 5 6 7 8 9 10
11 12 13 14 15 16 17
18 19 20 21 22 23 24
25 26 27 28 29 30 31
Tags more
Archives
Today
Total
관리 메뉴

목록전체 글 (675)

합법적사기꾼지망생

RFFE) LNA와 PA중에서 linearity 는 누가 더 중요한가?

보호되어 있는 글입니다.
RF Circuit/RF Engineering (Razavi. B) 2026. 10. 27. 13:58
*Thru-Reflect-Line (TRL) Calibration 논문 정리 (유도)

보호되어 있는 글입니다.
RF Circuit/RF Engineering (Razavi. B) 2026. 10. 26. 13:22
RFFE) 고주파일수록 급격하게 불리해지는것

보호되어 있는 글입니다.
RF Circuit/RF Engineering (Razavi. B) 2026. 10. 22. 11:10
*RFFE04_Transceiver Architecture + Image, FeedThrough, IQ Mixer, ISI, Mixer Noise Figure, PPF, IRR, Carrier Leakage, TX Linearity

보호되어 있는 글입니다.
RF Circuit/RF Engineering (Razavi. B) 2026. 10. 18. 16:38
*RFFE03_통신방법 및 장단점 + Constellation(EVM) + Spectral Regrowth

보호되어 있는 글입니다.
RF Circuit/RF Engineering (Razavi. B) 2026. 10. 18. 14:45
RFFE : Link Budget 계산시 BW란?

보호되어 있는 글입니다.
RF Circuit/RF Engineering (Razavi. B) 2026. 10. 16. 12:08
RFFE02_Nonlinearity:정성적설명

보호되어 있는 글입니다.
RF Circuit/RF Engineering (Razavi. B) 2026. 10. 15. 15:41
RFFE01_RFFE의 입문 : 이론배경 & 전체구조

보호되어 있는 글입니다.
RF Circuit/RF Engineering (Razavi. B) 2026. 10. 15. 15:25
Antenna의 Sizing Trade off

보호되어 있는 글입니다.
RF Circuit/Antenna (Balanis, Stutzman) 2026. 10. 1. 11:12
Beamforming 종류 (Analog, Digital)

보호되어 있는 글입니다.
RF Circuit/Antenna (Balanis, Stutzman) 2026. 10. 1. 11:11
ADS > 3D Component (layout) > Wirebonding 그리는법

보호되어 있는 글입니다.
Tools/EDA > ADS 2026. 9. 22. 09:01
ADS > ADS Layout to EMPro Export /Import

보호되어 있는 글입니다.
Tools/EDA > ADS 2026. 9. 21. 18:08
ADS> PCB 제작 > schematic to Layout export

보호되어 있는 글입니다.
Tools/EDA > ADS 2026. 9. 18. 08:37
ADS> PCB 제작 > Copper Pour 하는법 / VIA 연결하는법

보호되어 있는 글입니다.
Tools/EDA > ADS 2026. 9. 16. 16:51
Microsoft Office 설치방법

보호되어 있는 글입니다.
카테고리 없음 2026. 5. 1. 15:11
PC 초기 세팅 프로그램

카카오톡Office디스크 설정교보 ebooksteampicpick한컴마크endnoteobsidianremote desktopwslmatlab antigravityVScode + pythonCircuitJS1ryujinx + 동숲cpuz3dpondrive 설정
카테고리 없음 2026. 5. 1. 14:03
Differential Impedance 공식 유도

보호되어 있는 글입니다.
RF Circuit/Microwave Engineering (Pozar, Gonzalez) 2026. 3. 29. 12:40
Transformer Broadband Matching 분석 강의자료

보호되어 있는 글입니다.
Tools/Circuit > Transformer & Balun 2026. 3. 29. 09:13
Transformer DM/CM (Differential Mode/ Common Mode) 분석

보호되어 있는 글입니다.
Tools/Circuit > Transformer & Balun 2026. 3. 29. 09:11
전자장 ζ.2 : Phase Shifter, Time-Delay Element 종류

보호되어 있는 글입니다.
RF Circuit/Microwave Engineering (Pozar, Gonzalez) 2026. 3. 29. 08:49
ADS > (복습, 중요) Power 구하는 공식

보호되어 있는 글입니다.
Tools/EDA > ADS 2026. 3. 10. 10:14
(중요) Generalized Reflection Coefficient : (Source Impedance가 복소수인 경우?) Voltage Reflection Coefficient / Current Reflection Coefficient / Power Reflection Coefficient

Voltage Reflection Coefficient (Zo ∈ Real)※ Current Reflection Coefficient 는 Voltage Reflection Coefficient에 (-1)을 곱한 값이다.Power Reflection Coefficient (Generalized Reflection Coefficient)Proof.1. 정의2. 특징 3. 증명 식(1.4.7), (1.4.8) 과 유사한 linear transformation에 의해 power wave 2개를 구할 수 있음 ... (1.7.1),(1.7.2)식 incident power, reflected power의 특징generalized reflection coefficient (power reflection coeffi..
RF Circuit/Microwave Engineering (Pozar, Gonzalez) 2026. 2. 24. 15:47
Cadence > Virtuoso > DC Operating point > Vth, Rout이 안보일 때.

보호되어 있는 글입니다.
Tools/EDA > (Cadence) Virtuoso 2026. 2. 10. 15:53
Virtuoso > AC Simulation > OP-Amp 설계 과정

1. vsin (vsource X) 과 cap을 이용해서 input/ output 표기 (opamp는 사전에 5TR amp로 설계) 2. AC simulation setup 3. Input(Differenetial Net) / Output 선택해서 Voltage Swing 분석 4. AC > Open Loop 의 gain / phase 분석5.
카테고리 없음 2026. 2. 10. 11:19
ADS ) Differential Power 계산 (Harmonic Balance) + dBm 함수의 자주 하는 실수 + P_Probe2

보호되어 있는 글입니다.
Tools/EDA > ADS 2026. 2. 4. 15:10
LDO 설계 흐름

보호되어 있는 글입니다.
Analog Circuit/Razavi - Design-of-Analog-CMOS-IC 2026. 1. 20. 08:41
Cadence > Schematic > 자주하는 실수 : virtuoso(EMX) ≠ ADS ? 반드시 EMX file global ground 접지시킬것!!

시뮬 결과가 서로 다르다면 대부분 EMX 의 내부 global gnd를 접지시키지 않아서 생기는 문제이다.
Tools/EDA > (Cadence) Virtuoso 2026. 1. 7. 13:07
Cadence > Maestro > Mason's U 공식

U_Z = ((mag((Z12 - Z21)) * mag((Z12 - Z21))) / (4 * ((reZ11 * reZ22) - (reZ12 * reZ21))))U_Z_dB = 10*log10(U_Z)
Tools/EDA > (Cadence) Virtuoso 2026. 1. 7. 11:56
전자장 Ch 12.4.2 Distributed Amplifier Design 방법

보호되어 있는 글입니다.
RF Circuit/Microwave Engineering (Pozar, Gonzalez) 2025. 12. 30. 11:50
Cadence > Calibre LVS : Nothing in Layout 에러 해결법

1. nothing in layout 에러 발생 원인multi finger 소자(pfet, nfet 등)의 pin 연결이 되다가 만 경우에 4-port 소자인데 다 포트 소자로 인식해서 layout file을 extraction 도중 오류가 발생(netlist 오류)2. 만약 1번원인이 아닌경우lvs result 파일 중에서 ~.lvs.report.ext 파일이 있다. 여기에 무엇이 원인인지 나와있다.만약 아무런 lvs 도중 오류가 없었다면 아래처럼 17 번 line까지만 입력되어있을 것이다.3. lvs 돌리기전에 Drain/Source/Gate 잘 연결되었는지 확인하자
Tools/EDA > (Cadence) Virtuoso 2025. 12. 24. 15:51
Prev 1 2 3 4 ··· 23 Next