Notice
Recent Posts
Recent Comments
Link
- 전자과 공대생 블로그(전자회로)
- 전자과 공대생 블로그2(전자기학)
- 배고픈 대학원생 (RF 아날로그)
- 나라발전 교수님 (아날로그)
- [VOD] IDEC 아날로그회로 - 고형호 교수님 (충…
- [VOD] IDEC 아날로그회로2
- [VOD] IDEC 아날로그회로3 - 이강윤 교수님(성…
- [VOD] IDEC 아날로그회로 직관적해석 - 심재윤 …
- [VOD] IDEC 아날로그 LNA - 고형호 교수님 …
- [VOD] Cadence OPAMP Verificati…
- [VOD] IDEC Full-Custom Flow 교육…
- [VOD] IDEC RF System-유형준 교수님(K…
- [VOD] IDEC 디지털 Cell-based 설계
- [VOD] IDEC PLL
- [VOD] IDEC CentOS 7 (Linux)
- [VOD] Band Gap Reference 정리
- [강의] 회로설계 멘토 삼코치
- [강의] OpAmp > CMFB
- [강의] 변박사님 : OpAmp, Radar
목록System (2)
합법적사기꾼지망생

이제 실전 문제를 해보자 다금과 같은 register를 만들어보자(Contol Signal은 mux의 selectors를 의미한다.) 우선 위의 Logic(논리)를 먼저 해석해야한다. 이를 위해서 마치 sequential circuit을 만들었을때 state diagram을 만들었던것 처럼 ASM Chart 를 만들어보자 순차적으로 다음과 같은 값이 입력되는 것이다.
B1_디지털시스템 공학(velilog)
2019. 10. 8. 10:56

TEXTBOOK : Digitial Design 5th Edition 목차 1.정보는 두가지, 아날로그와 디지털 - Analog:고품질의 신호를 다룰 수 있다.(음질좋다.) Digital신호는 analog신호를 Sampling해서 quantization(양자화)를 통해 신호를 생성하기 때문에 analog 신호의 진폭값을 잃어 버려서 신호의 품질저하가 발생한다.(이를 극복하려면 quantization step(양자화 갯수)를 늘려서 고품질에 근접하게는 할 수 있다.) - Digital:0과 1만 취급하기 때문에 훨씬 구연하기가 쉽다. noise에의해 정보가 꺠졌을경우 parity 등을 이용하여 error를 채크해 재전송을 요청할 수 있기 때문에 Noise에 강하다. (주로 volt를 일정 값이상은 1 ..
B1_디지털시스템 공학(velilog)
2019. 10. 8. 10:45