Notice
Recent Posts
Recent Comments
Link
- 전자과 공대생 블로그(전자회로)
- 전자과 공대생 블로그2(전자기학)
- 배고픈 대학원생 (RF 아날로그)
- 나라발전 교수님 (아날로그)
- [VOD] IDEC 아날로그회로 - 고형호 교수님 (충…
- [VOD] IDEC 아날로그회로2
- [VOD] IDEC 아날로그회로3 - 이강윤 교수님(성…
- [VOD] IDEC 아날로그회로 직관적해석 - 심재윤 …
- [VOD] IDEC 아날로그 LNA - 고형호 교수님 …
- [VOD] Cadence OPAMP Verificati…
- [VOD] IDEC Full-Custom Flow 교육…
- [VOD] IDEC RF System-유형준 교수님(K…
- [VOD] IDEC 디지털 Cell-based 설계
- [VOD] IDEC PLL
- [VOD] IDEC CentOS 7 (Linux)
- [VOD] Band Gap Reference 정리
- [강의] 회로설계 멘토 삼코치
- [강의] OpAmp > CMFB
- [강의] 변박사님 : OpAmp, Radar
합법적사기꾼지망생
Ch6 registers & counters(수정중) 본문
이제 실전 문제를 해보자 다금과 같은 register를 만들어보자(Contol Signal은 mux의 selectors를 의미한다.)
우선 위의 Logic(논리)를 먼저 해석해야한다. 이를 위해서 마치 sequential circuit을 만들었을때 state diagram을 만들었던것 처럼 ASM Chart 를 만들어보자
순차적으로 다음과 같은 값이 입력되는 것이다.
'B1_디지털시스템 공학(velilog)' 카테고리의 다른 글
verilog 다운, 설치(무료)(링크) (0) | 2019.11.05 |
---|---|
Ch7 memory and programmable logic (0) | 2019.10.08 |
Ch5_2 sequential circuit design(실전편) (0) | 2019.10.08 |
Ch5 Sequential circuit design_1 Flipflop (0) | 2019.10.08 |
Ch4-2 more combination circuit (arith metic units) (0) | 2019.10.08 |
Comments