Notice
Recent Posts
Recent Comments
Link
«   2025/05   »
일 월 화 수 목 금 토
1 2 3
4 5 6 7 8 9 10
11 12 13 14 15 16 17
18 19 20 21 22 23 24
25 26 27 28 29 30 31
Tags more
Archives
Today
Total
관리 메뉴

합법적사기꾼지망생

Ch4-2 more combination circuit (arith metic units) 본문

B1_디지털시스템 공학(velilog)

Ch4-2 more combination circuit (arith metic units)

평범한 민석이 2019. 10. 8. 10:53

half adder(HA)

Full Adder(FA)

Ripple Carry Adder(RCA)

Carry Selector Adder(CSA): delay를 완화

​

​

Carry Lookahead Adder(CLA); delay 최대감축모델 하지만 회로가 복잡하다

CLA를 위해선 PFA에 대해 알아야한다.

​

Decimal adder(BCD adder)

​

2x2 unsigned binary multiplier

​

​

4x3 unsigned binary multiplier

Array Multiplier

 

'B1_디지털시스템 공학(velilog)' 카테고리의 다른 글

Ch5_2 sequential circuit design(실전편)  (1) 2019.10.08
Ch5 Sequential circuit design_1 Flipflop  (0) 2019.10.08
Ch4 combinational logic design_Decoder/ Multiplexer  (0) 2019.10.08
Ch2~3 회로그리기 이론적배경1  (0) 2019.10.08
Ch2 boolean algebra and logic gates  (0) 2019.10.08
'B1_디지털시스템 공학(velilog)' Related Articles more
Comments