Notice
Recent Posts
Recent Comments
Link
- 전자과 공대생 블로그(전자회로)
- 전자과 공대생 블로그2(전자기학)
- 배고픈 대학원생 (RF 아날로그)
- 나라발전 교수님 (아날로그)
- [VOD] IDEC 아날로그회로 - 고형호 교수님 (충…
- [VOD] IDEC 아날로그회로2
- [VOD] IDEC 아날로그회로3 - 이강윤 교수님(성…
- [VOD] IDEC 아날로그회로 직관적해석 - 심재윤 …
- [VOD] IDEC 아날로그 LNA - 고형호 교수님 …
- [VOD] Cadence OPAMP Verificati…
- [VOD] IDEC Full-Custom Flow 교육…
- [VOD] IDEC RF System-유형준 교수님(K…
- [VOD] IDEC 디지털 Cell-based 설계
- [VOD] IDEC PLL
- [VOD] IDEC CentOS 7 (Linux)
- [VOD] Band Gap Reference 정리
- [강의] 회로설계 멘토 삼코치
- [강의] OpAmp > CMFB
- [강의] 변박사님 : OpAmp, Radar
목록sequential (3)
합법적사기꾼지망생

이제 실전 문제를 해보자 다금과 같은 register를 만들어보자(Contol Signal은 mux의 selectors를 의미한다.) 우선 위의 Logic(논리)를 먼저 해석해야한다. 이를 위해서 마치 sequential circuit을 만들었을때 state diagram을 만들었던것 처럼 ASM Chart 를 만들어보자 순차적으로 다음과 같은 값이 입력되는 것이다.
B1_디지털시스템 공학(velilog)
2019. 10. 8. 10:56

sequential circuit 디자인 방법 실전편 State diagram (/=timing diagram, ASM chart,truth table) : 탐지 input의 갯수 output의갯수 Truthtable 그리는 법 K-map
B1_디지털시스템 공학(velilog)
2019. 10. 8. 10:55

Sequential 회로 vs Combination 회로 Combinational circuit이 다음과 같이 그냥 input에 의해 output이 feedback 없이 결정되는 y=f(x)함수 같은 거라면 Sequential circuit은 input output 말고 feedback이 존재한다. 그리고 이를 위해서 flip flop(혹은 latch)라는 것이 일시적인 memory(=Storage element) 역할을 한다. 그러면서 Storage element의 State(상태)를 정의하는 값 Q(t)가 존재하다. 그리고 t는 time(s)이다. 입력값 출력값또한 t라는 정의역이 들어간다. Sequential circuit은 Synchronous sequential circuit과 Asynchoro..
B1_디지털시스템 공학(velilog)
2019. 10. 8. 10:54