- [블로그] 전자과 공대생 블로그(전자회로)
- [블로그] 전자과 공대생(전자기학)
- [블로그] 배고픈 대학원생 (RF 아날로그)
- [블로그] 나라발전 교수님 (아날로그)
- [블로그] 전자과 숩달씨 ( 아날로그 회로 Razavi…
- [VOD] IDEC 아날로그회로 - 고형호 교수님 (충…
- [VOD] IDEC 아날로그회로2
- [VOD] IDEC 아날로그회로3 - 이강윤 교수님(성…
- [VOD] IDEC 아날로그회로 직관적해석 - 심재윤 …
- [VOD] IDEC 아날로그 LNA - 고형호 교수님 …
- [VOD] IDEC 아날로그집적회로 실습
- [VOD] Cadence OPAMP Verificati…
- [VOD] IDEC Full-Custom Flow 교육…
- [VOD] IDEC RF System-유형준 교수님(K…
- [VOD] IDEC 디지털 Cell-based 설계
- [VOD] IDEC PLL
- [VOD] IDEC CentOS 7 (Linux)
- [VOD] Band Gap Reference 정리
- [강의] 회로설계 멘토 삼코치
- [강의] OpAmp > CMFB
- [강의] 변박사님 : OpAmp, Radar
- [강의] PMIC - 박병하 교수님 (유료)
- [강의] 삼코치 -아날로그 회설 직무 (유료)
목록2025/02 (5)
합법적사기꾼지망생
Digital Tapeout (Semi-Custom Design)1. RTL 설계(Design) – Verilog, HDL 설계 툴 툴: Xilinx Vivado, Altera/Intel Quartus, Synopsys Design Compiler, Mentor ModelSim, Cadence Virtuoso Verilog Cell설명 : Verilog/VHDL로 디지털 회로 설계를 코딩2. 기능 검증(Functional Verification)툴: Synopsis VCS, Mentor ModelSim, Xilinx XSIM in Vivado, Cadence Xcelium, Cadence AMS/APS/Spectre X/Spectre FX for Mixed Signal Simulator설명 : Timin..
1. 캡션 번호 형식 변경하기캡션 번호를 오른쪽 클릭하고 필드 수정 또는 캡션 수정을 선택합니다.또는 참조 탭 → 캡션 삽입 메뉴를 열고 번호 매기기 버튼을 클릭합니다.번호 형식을 원하는 스타일(1, 2, 3 또는 a, b, c 등)로 변경할 수 있습니다.장(Heading) 번호를 포함하거나 빼고 싶으면 장 번호 포함 옵션을 체크하거나 해제하면 됩니다.2. 특정 캡션 번호 직접 수정하기캡션 텍스트를 클릭하고 일반 텍스트처럼 직접 수정할 수도 있습니다.하지만 자동 번호 매기기 기능을 사용 중이라면, 직접 수정하면 이후 업데이트 시 변경될 수 있으니 주의하세요.3. 캡션 번호가 자동으로 틀릴 때(갱신 필요 시)캡션 번호가 틀리게 표시되면:Ctrl + A로 전체 선택 후 F9 키를 눌러 필드 업데이트를 수행하..
보호되어 있는 글입니다.
보호되어 있는 글입니다.
보호되어 있는 글입니다.